Samsung, chip realizzati a 2 nanometri con un nuovo transistor nel 2025
Samsung Electronics ha svelato i piani di sviluppo dei suoi processi produttivi nel corso del Samsung Foundry Forum (SFF) 2021, quest’anno accompagnato dal claim “Adding One More Dimension” in virtù del futuro passaggio dai transistor FinFET a quelli Gate-All-Around (GAA) con i processi a 3 e 2 nanometri.
Per quanto riguarda la produzione con tecnologie di processo avanzate, Samsung ha confermato che è pronta a puntare sui transistor GAA, e più in particolare sulla propria interpretazione del progetto chiamata Multi-Bridge-Channel FET (MBCFET).
Samsung lavora ai transistor MBCFET dal 2002 con l’obiettivo di andare oltre le capacità dei transistor FinFET. Per farlo, l’azienda ha aumentato l’area di contatto tra canale e gate, assicurando che il gate “prosegua” anche sotto il canale, non solo sopra e ai lati. In questo modo, Samsung può impilare i transistor verticalmente anziché lateralmente e ha la libertà di implementare diversi form factor.
Il colosso asiatico punta a implementare il canale come un foglio orizzontale, aumentandone il volume e ottenendo vantaggi sia per quanto concerne le prestazioni che lo scaling. Ed è da questa scelta di design che è nato MBCFET, un progetto altamente personalizzabile che, agendo sull’ampiezza del nanofoglio (nanosheet), permette di intervenire su consumi e prestazioni, adattando quindi il design a seconda del mercato.
Il processo a 3 nanometri di prima generazione (3GAE), pronto per la produzione in volumi nel 2022 (a conferma delle indiscrezioni precedenti), sarà il primo a usare i transistor MBCFET con benefici in termini di PPA (power, performance, area): nel confronto con il processo FinFET a 5 nanometri, l’azienda sudcoreana afferma che avremo chip fino al 35% più piccoli, prestazioni fino al 30% maggiori oppure consumi in calo fino al 50%.
A detta di Samsung, le rese produttive dei 3 nanometri sono simili a quelle del processo a 4 nanometri attualmente in produzione e per questo l’avvio della produzione dei progetti a 3 nanometri dei partner è prevista per la prima metà del 2022, mentre la seconda generazione del processo nota come 3GAP è attesa nel 2023.
Di conseguenza, il colosso asiatico è già proiettato oltre e per questo ha fatto sapere di essere nelle prime fasi di sviluppo del processo a 2 nanometri basato su transistor MBCFET con l’obiettivo di avviare la produzione in volumi nella seconda metà del 2025, anche se verosimilmente vedremo i primi prodotti sul mercato solo nel 2026.
Nel corso dell’evento, Samsung ha anche annunciato che continuerà a lavorare sui processi produttivi più maturi e a migliorare la tecnologia FinFET per supportare la realizzazione di prodotti specifici. In tal senso, l’azienda ha annunciato il processo a 17 nanometri FinFET per la creazione di microcontrollori (MCU), sensori d’immagine CMOS (CIS) e display driver IC (DDI) migliori. Rispetto ai 28 nanometri “planari” (2D), i 17 nanometri “3D” riducono le dimensioni dei chip fino al 43%, aumentano le prestazioni fino al 39% o aumentano l’efficienza energetica fino al 49%.
Samsung ha inoltre annunciato un affinamento del processo produttivo a 14 nanometri per supportare una tensione di 3,3V e la produzione di embedded MRAM (eMRAM) con densità e velocità di scrittura maggiori, oltre a una piattaforma in radiofrequenza a 8 nanometri per applicazioni nel mercato della connettività 5G.
L’azienda, infine, ha anche toccato il tema dei volumi di produzione, argomento quantomai delicato in epoca di shortage. Samsung punta a quasi raddoppiare la produzione di wafer tra il 2021 e il 2026. Prendendo il 2017 come punto di partenza, Samsung fa sapere che oggi produce l’80% in più. Entro il 2026 si aspetta di realizzare un numero di wafer 3,2 volte maggiore rispetto al 2017 grazie all’apertura di nuovi impianti e l’ammodernamento delle linee esistenti.
Fonte: http://feeds.hwupgrade.it/