AMD raddoppia la cache L2 sui nuovi processori EPYC Zen 4: risultati molto promettenti

Come testimonia un test apparso su Geekbench, AMD ha iniziato la fase di testing dei nuovi processori EPYC Genoa basati su architettura Zen 4. Tra i dati più interessanti spicca senza dubbio quello riguardante la quantità della memoria cache di secondo livello (L2) che sembra raddoppiare rispetto alle precedenti architetture.

La CPU apparsa nel database del noto benchmark è una soluzione con 32 core e 64 thread. Il codice OPN, infatti, è il 100-000000479 che individua un sample di cui il leaker ExecutableFix indicava l’esistenza già a gennaio. Il processore in esame si presenta con un base clock di 1,2 GHz e un boost all-core di 3,43 GHz. Naturalmente, non si tratta delle frequenze definitive, come spesso accade i produttori effettuano test con clock ben più bassi di quelli reali.

A riscuotere interesse, però, non sono gli aspetti condivisi con le serie precedenti, come la cache L3 che rimane da 128 MB (32 MB per CCD). È piuttosto la cache L2 a catturare l’attenzione, con un raddoppio a 1 MB per core per un totale di 32 MB contro i 16 MB dell’attuale gamma EPYC basata su architettura Zen 3.

Considerando che si tratta di una fase iniziale di test, i risultati (relativi al test single-core, il risultato multi-core è troppo basso per essere preso sul serio) sono da analizzare con le dovute precauzioni. Tuttavia, è interessante notare come ci mostra Wccftech che nonostante un base clock inferiore e una frequenza di boost anch’essa contenuta, l’EPYC Genoa fa segnare un punteggio di 1126 che si discosta di soli 162 punti rispetto all’attuale EPYC 7543 basato sulla ben più rodata architettura Zen 3.

Le premesse dell’architettura Zen 4 sembrano quindi essere decisamente interessanti. La nuova gamma di CPU EPYC dovrebbe esordire sul mercato entro la fine dell’anno, lasso di tempo in cui potrebbero esserci margini di miglioramento significativi sotto ogni punto di vista, offrendo prestazioni di gran lunga superiori a quanto visto finora con Zen 3. Le nuove CPU, infatti, si baseranno sul processo produttivo a 5 nanometri e richiederanno una piattaforma socket SP5 compatibile con memoria DDR5. 

Fonte: http://feeds.hwupgrade.it/